चिप निर्माण: तांबा

चिप्स पर नाखूनों के आकार में, दसियों अरबों ट्रांजिस्टर को एक मानव बालों की तुलना में एक हजार गुना पतले धातु के तारों से जोड़ा जाना चाहिए। जब तक प्रक्रिया 130nm नोड तक पहुंचती है, तब तक पारंपरिक एल्यूमीनियम इंटरकनेक्ट्स अब पर्याप्त नहीं हैं - और तांबे (CU) की शुरूआत एक नैनोस्केल "धातु क्रांति" की तरह है, जो चिप प्रदर्शन और ऊर्जा दक्षता में एक गुणात्मक छलांग बनाती है।

 

1। तांबा क्यों? -एल्यूमीनियम इंटरकनेक्शन की तीन प्रमुख दुविधाएं

एल्यूमीनियम (एएल) ने 30 साल के लिए इंटरकनेक्ट स्पेस पर हावी हो गया, इससे पहले कि आईबीएम ने पहली बार 1997 में चिप मैन्युफैक्चरिंग के लिए कॉपर पेश किया, लेकिन नैनो युग ने अपनी घातक दोषों को उजागर किया:

विशेषता	एएल	घन	लाभ में सुधार
प्रतिरोधकता	2.65 μ · · सेमी	1.68 μ · · सेमी	घटाकर 37%
बिजली के लिए प्रतिरोध प्रतिरोध	असफलता वर्तमान घनत्व<1 MA/cm²	>5 मा/cm of	5x सुधार
थर्मल विस्तार का गुणांक	23 पीपीएम/ डिग्री	17 पीपीएम/ डिग्री	सिलिकॉन सब्सट्रेट के लिए बेहतर मैच

एल्यूमीनियम की रूट: 130 एनएम नोड में, एल्यूमीनियम वायर रोकनेवाला आरसी देरी के 70% के लिए खाता है, और चिप आवृत्ति 1 गीगाहर्ट्ज पर अटक जाती है; > 10⁶ ए/सेम are के वर्तमान घनत्व पर, एल्यूमीनियम परमाणुओं को इलेक्ट्रॉनों और तारों द्वारा "उड़ाया" किया जाता है।

0040-09094 चैंबर 200 मिमी

Ii।द सीक्रेट ऑफ कॉपर इंटरकनेक्ट्स: द डबल दमिश्क प्रक्रिया

कॉपर को सीधे नहीं किया जा सकता था, और इंजीनियरों ने डबल दमिश्क प्रक्रिया (दोहरी दमिश्क) का आविष्कार किया:

प्रक्रिया (एक उदाहरण के रूप में 5 एनएम नोड लें):

1। ढांकता हुआ परत नॉटिंग:

कम-के सामग्री पर फोटोलिथोग्राफी, तार के खांचे और vias को बाहर निकालते हुए);

2। परमाणु स्तर की सुरक्षा:

2 एनएम टैंटलम (टीए) बैरियर लेयर (कॉपर डिफ्यूजन रेजिस्टेंस) का डिपॉजिट; 1 एनएम रूथेनियम (आरयू) बीज परत (बढ़ाया आसंजन) का जमाव;

3। सुपर से भरे चढ़ाना:

बॉटम-अप फिलिंग के लिए कॉपर प्लेटिंग सॉल्यूशन (क्यूसो + एडिटिव्स) में ऊर्जावान;

4। रासायनिक यांत्रिक पॉलिशिंग:

दो-चरण पॉलिशिंग: पहले तांबे की परत को पीसते हुए, फिर बैरियर लेयर को चमकाने, सतह के अनचाहे <0.3 एनएम।

तृतीयचिप्स में तांबे की केंद्रीय भूमिका

1। विश्व स्तर पर परस्पर जुड़े "गैल्वेनिक धमनियों"

High-layer thick copper wire (M8-M10 layer): thickness 1-3 μm, transmission clock/power signal (current>10 मा); अनाज> 1 माइक्रोन 1100 डिग्री पर annealing के बाद।

2। स्थानीय रूप से परस्पर जुड़े "नैनोवायर्स"

कम-परत तांबे के तारों (M1-M3 परतें): 10-20 एनएम लाइन चौड़ाई, आसन्न ट्रांजिस्टर को जोड़ते हुए; कोबाल्ट-एनकैप्सुलेटेड कॉपर तकनीक विद्युत को रोकती है।

0200-27122 6 "पेडस्टल

3। तीन-आयामी स्टैक्ड "वर्टिकल एलेवेटर"

थ्रू-सिलिकॉन वीआईएएस (टीएसवी): 5 माइक्रोन के व्यास के साथ तांबे के खंभे और 100 माइक्रोन की गहराई ऊपरी और निचले चिप्स को जोड़ती है; तनाव दरार से बचने के लिए थर्मल विस्तार मिलान डिजाइन।